IDF 2004 : Wafer de cache en 65nm

01 juin 2018 à 15h36
0
Lors de l'ouverture de l'IDF ce matin, Paul Otellini a exhibé fièrement l'un des tout premier wafer de cache utilisant le procédé de fabrication en 65 nanos (0,065µ). Le fait de présenter ce Wafer n'était pas tout à fait anodin, puisque l'orientation très marquée d'Intel vers le parallélisme nécessitera l'inclusion de quantités de mémoire cache toujours plus grandes au sein de ses Processeurs. Ceci afin que les différents processus s'exécutant en même temps puissent accéder aux données les plus fréquemment utilisées le plus rapidement possible.

0000011800098690-photo-idf-2004-paul-otellini-65nm-cache-wafer.jpg

Paul Otellini arborant un wafer de cache en 65nm
Soyez toujours courtois dans vos commentaires.
Respectez le réglement de la communauté.
0
0

Actualités du moment

Redux : le retour de MyTunes
Baladeur MP3 et écran LCD chez Asus
Des mini-PC Qbic 300 Watts chez Soltek
Paint Shop Pro 9 disponible en version finale
Nouveau ventilateur / radiateur chez Gigabyte
IDF 2004 : Cap sur le DTCP/IP
IDF 2004 : Pat Gelsinger ; le Mac, Netburst et MS
IDF 2004 : NVIDIA double votre plaisir !
IDF 2004 : VanderPool & la virtualisation
Une batterie de 3800mAh pour PDA Toshiba E800
Haut de page