TSMC intercale pour 2023 l'introduction d'un affinage de son procédé 3 nm

Nathan Le Gohlisse
Spécialiste Hardware
17 décembre 2020 à 16h25
4
tsmc

Alors que le planning de TSMC semblait déjà un brin touffu avec les procédés de gravure en 4 nm, 3 nm et 2 nm attendus au cours des trois prochaines années, voilà que le fondeur taïwanais s'en rajoute une couche avec un node « 3 nm+» intercalé en 2023.

Comme son nom le laisse entendre, ce procédé de gravure sera un affinage du procédé en 3 nm que TSMC prévoit d'exploiter à compter de 2022. D'après DigiTimes, Apple, en bonne cliente de TSMC, serait la première à en profiter pour les SoC de ses iPhone cuvée 2023. Il va sans dire que la firme à la pomme aura d'ici là eu tout loisir de lancer de nombreux Mac et MacBook disposant de processeurs ARM Apple Silicon, capables de tirer parti de cette nouvelle gravure.

Du 3 nm+ pour une plus grande densité de transistors ?

Comme l'indique TechPowerUp, TSMC n'a pas encore donné de détails sur ce que le 3 nm+ apportera concrètement par rapport à la gravure en 3 nm « classique ». Avec le passage au 3 nm, le fondeur promet 15% de performances en plus par rapport à l'actuel procédé 5 nm et 30% de consommation en moins. La densité de transistors devrait par ailleurs augmenter de 70% par rapport au node 5 nm.

Pour le 3 nm+ on peut donc raisonnablement tabler sur une densité de transistors un peu plus importante encore. Cela pourrait effectivement conduire à une consommation en légère baisse et possiblement à des performances en plus. Reste à savoir si l'écart entre les procédés 3 nm et 3 nm+ sera notable ou au contraire négligeable. On imagine néanmoins que si Apple s'y intéresse déjà, c'est que le 3 nm+ est porteur de belles promesses.

La méthode FinFET toujours privilégiée par TSMC

Notons que pour ses prochains procédés de gravure, dont le 3 nm+, TSMC restera attaché à sa technologie de fabrication FinFET. Cette dernière présente plusieurs vertus pour le fondeur, dont un coût de mise en œuvre raisonnable et de meilleures perspectives en termes d'efficacité énergétique, selon TSMC.

D'après TechPowerUp, Samsung chercherait pour sa part à axer sa propre gravure en 3 nm autour de la technologie GAA (Gate-All-Around)… plus avancée selon le fabricant sud-coréen. Au printemps, des rumeurs laissaient toutefois entendre que le géant pourrait finalement lui préférer la technologie MBCFET (Multi Bridge Channel FET).

Source : TechPowerUp

Nathan Le Gohlisse

Spécialiste Hardware

Spécialiste Hardware

Passionné de nouvelles technos, d'Histoire et de vieux Rock depuis tout jeune, je suis un PCiste ayant sombré corps et biens dans les délices de macOS. J'aime causer Tech et informatique sur le web, i...

Lire d'autres articles

Passionné de nouvelles technos, d'Histoire et de vieux Rock depuis tout jeune, je suis un PCiste ayant sombré corps et biens dans les délices de macOS. J'aime causer Tech et informatique sur le web, ici et ailleurs. N’hésitez pas à me retrouver sur Twitter !

Lire d'autres articles
Vous êtes un utilisateur de Google Actualités ou de WhatsApp ? Suivez-nous pour ne rien rater de l'actu tech !
google-news

A découvrir en vidéo

Rejoignez la communauté Clubic S'inscrire

Rejoignez la communauté des passionnés de nouvelles technologies. Venez partager votre passion et débattre de l’actualité avec nos membres qui s’entraident et partagent leur expertise quotidiennement.

S'inscrire

Commentaires (4)

DrCarter95
Comment ça se fait que Intel reste bloqué en 10 voire 12 nm alors que d’autres gravent en 3 nm ?<br /> Ce serait possible de descendre sous le nanomètre un jour ?
oXoshivas
ça va être compliqué de faire en picomètre
PsykotropyK
Et concrètement quels puces sont gravées en 5nm? Avant même de parler de 3 et 3+ j’ai pas l’impression que le 5 cours les rues.<br /> Bon j’ai trouvé mes réponses : c’est surtout de l’ARM, notamment A14/M1 chez Apple, Kirin 9000 chez Huawei, etc.
Voir tous les messages sur le forum
Haut de page

Sur le même sujet