Oui, vous avez bien lu, un « billion » et pas le billion américain, mais bien le français, un millier de milliards.
Dans la stratégie de communication d'Intel, il y a les annonces concernant le présent et d'autres plutôt calées sur le long terme. Ce « billion de transistors » à l'horizon 2030 appartient logiquement à la seconde catégorie. Explications.
75 ans de transistors
À l'occasion de l'International Electron Devices Meeting 2022 qui se tient du 3 au 7 décembre à San Francisco, Intel a célébré les 75 ans du transistor. Un anniversaire que la société a voulu placer sous le signe de l'innovation.
Depuis déjà un certain temps, on ne parle plus vraiment dans l'industrie de suivre la loi de Moore. Baptisée en référence à Gordon Moore, elle date de 1965 et se réfère à la poursuite du doublement de la complexité des semi-conducteurs chaque année, à coût constant.
Dans le communiqué qu'elle publie ce jour, la société souligne toutefois « des avancées en matière de recherche qui alimentent son pipeline d'innovation pour maintenir la loi de Moore sur la voie d'un billion de transistors sur une solution dans la prochaine décennie ».
Les chercheurs d'Intel travaillent sur la technologie dite « de packaging 3D » permettant « une nouvelle amélioration de 10x de la densité ». Il est aussi question de recherches dans « de nouveaux matériaux pour la mise à l'échelle des transistors 2D au-delà du RibbonFET » et « de nouvelles possibilités en matière d'efficacité énergétique et de mémoire ».
Des innovations tous azimuts
Plutôt que de paraphraser la suite, très technique, du communiqué de presse publié par Intel, nous vous en proposons la lecture, mais ne garantissons pas l'exactitude des propos ou de la traduction.
Les chercheurs du Components Research Group ont identifié de nouveaux matériaux et processus qui estompent la frontière entre le packaging et le silicium, révélant les prochaines étapes cruciales du packaging 3D sur le chemin de l'extension de la loi de Moore à un billion de transistors sur une solution, réalisant une densité d'interconnexion supplémentaire de 10x menant à des puces quasi-monolithiques.
Les innovations d'Intel en matière de matériaux ont également permis d'identifier des choix de conception pratiques qui peuvent répondre aux exigences de la mise à l'échelle des transistors en utilisant un nouveau matériau de seulement 3 atomes d'épaisseur, ce qui permet à l'entreprise de poursuivre la mise à l'échelle au-delà du RibbonFET.
© Videocardz/Intel
Intel présente des puces quasi-monolithiques pour la prochaine génération de packaging 3D :
- Les dernières recherches d'Intel sur le bonding hybride présentées à l'IEDM 2022 montrent une amélioration supplémentaire de 10x de la densité pour la puissance et les performances par rapport à la présentation des recherches d'Intel à l'IEDM 2021.
- La poursuite de la mise à l'échelle du bonding hybride à un pas de 3 µm permet d'atteindre des densités d'interconnexion et des largeurs de bande similaires à celles que l'on trouve sur les connexions monolithiques des « systèmes sur puce ».
Le fabricant se tourne vers des matériaux « 2D » ultrafins pour faire tenir plus de transistors sur une seule puce :
- Intel a démontré qu'il était possible de fabriquer des nanofeuilles empilées avec une grille tout autour en utilisant un matériau de canal 2D de seulement 3 atomes d'épaisseur en remplacement du Si, tout en réalisant une commutation quasi idéale des transistors à température ambiante avec un faible courant de fuite. Il s'agit de deux percées essentielles pour l'empilement des transistors GAA.
- Les chercheurs ont également dévoilé la première analyse complète des topologies de contact électrique avec les matériaux 2D, qui pourrait ouvrir la voie à des canaux de transistors performants et évolutifs.
© Videocardz/Intel
Intel apporte de nouvelles possibilités en matière d'efficacité énergétique et de mémoire pour un calcul plus performant :
- Pour utiliser plus efficacement la surface de la puce, Intel redéfinit la mise à l'échelle en développant une mémoire qui peut être placée verticalement au-dessus des transistors. Pour la première fois au monde, Intel fait la démonstration de condensateurs ferroélectriques empilés dont les performances sont équivalentes à celles des condensateurs ferroélectriques à sillon classiques en tranches et qui peuvent être utilisés pour construire une FeRAM sur une puce logique.
- Un modèle au niveau du dispositif, une première dans l'industrie, capture les phases mixtes et les défauts pour améliorer les dispositifs ferroélectriques à hafnia, marquant un progrès significatif pour Intel dans le soutien des outils industriels pour développer de nouvelles mémoires et des transistors ferroélectriques.
- En rapprochant le monde de la transition au-delà de la 5G et en résolvant les problèmes d'efficacité énergétique, Intel construit une voie viable vers des plaquettes de GaN sur silicium de 300 mm. Les percées d'Intel dans ce domaine représentent un gain de 20x par rapport à la norme industrielle GaN et établissent un record industriel, un chiffre de mérite pour fournir de l'énergie à haute performance.
- Intel réalise des percées dans le domaine des technologies à haut rendement énergétique, notamment des transistors qui n’oublient pas et conservent les données même lorsque l'alimentation est coupée. Les chercheurs d'Intel ont déjà franchi deux des trois obstacles qui empêchent cette technologie d'être pleinement viable et opérationnelle à température ambiante.
L'entreprise continue d'introduire de nouveaux concepts dans le domaine de la physique en réalisant des percées dans la livraison de meilleurs qubits pour l'informatique quantique :
- Les chercheurs d'Intel s'efforcent de trouver de meilleurs moyens de stocker les informations quantiques en acquérant une meilleure compréhension des divers défauts d'interface qui pourraient agir comme des perturbations environnementales affectant les données quantiques.
Source : communiqué de presse
