TSMC vise des puces monolithiques 1 nm à 200 milliards de transistors d'ici à 2030

Nerces
Spécialiste Hardware et Gaming
28 décembre 2023 à 12h35
19
Les wafers TSMC évoluent à grande vitesse © Wccftech
Les wafers TSMC évoluent à grande vitesse © Wccftech

Les procédés de gravure les plus modernes ne concernent plus que trois entreprises : Intel, Samsung et TSMC.

Ces derniers mois, Intel s'est accaparé une large part de la communication autour des procédés de gravure de semi-conducteurs. La firme américaine a effectivement dans l'idée de revenir dans la course.

Mais, bien sûr, TSMC – l'actuel numéro un du semi-conducteur – n'entend évidemment pas se laisser rattraper sans réagir. La dernière feuille de route du groupe taïwanais se montre particulièrement ambitieuse.

Gravure en 1 nm en 2030

Organisée il y a une quinzaine de jours à San Francisco, l'IEDM (International Electron Devices Meeting) a été l'occasion pour les principaux acteurs de mettre en avant certaines de leurs avancées.

Pour TSMC, il s'agissait surtout de mettre les points sur les « i » et souligner combien l'avenir de la société taïwanaise est radieux avec une feuille de route très ambitieuse qui devrait permettre de garder à distance ses principales concurrentes que sont l'Américaine Intel et la Sud-coréenne Samsung.

TSMC en route vers les mille milliards de transistors © Tom's Hardware
TSMC en route vers les mille milliards de transistors © Tom's Hardware

Cette feuille de route n'est évidemment pas à prendre pour argent comptant dans la mesure où TSMC peut aussi bien prendre de l'avance que du retard sur ce qui n'est donc qu'une sorte de calendrier prévisionnel pour atteindre, courant-2030, le procédé de gravure A10.

Plus de mille milliards de transistors !

Un procédé qui fera logiquement suite au A14 lequel doit déjà faire évoluer le N2/N2P à l'horizon 2027. Alors que le N2 est gravé en 2 nm, il est logiquement question de gravure 1,4 nm pour l'A14 et de gravure 1 nm pour l'A10.

Une telle finesse ne sera évidemment pas sans poser d'incroyables défis techniques, mais si TSMC est en mesure de les relever, elle devrait battre des records de densité de transistors. À l'heure actuelle, l'un des processeurs monolithiques les plus complexes est le GH100 de NVIDIA avec ses 80 milliards de transistors, mais TSMC envisage donc d'aller beaucoup plus loin.

Le GH100 est une des puces monolithiques les plus complexes... aujourd'hui ! © NVIDIA
Le GH100 est une des puces monolithiques les plus complexes... aujourd'hui ! © NVIDIA

En effet, grâce au procédé A10, il serait possible de dépasser les 200 milliards de transistors sur une puce monolithique à l'horizon 2030. Bien sûr, il n'est pas question de ne proposer que des puces monolithiques et TSMC n'oublie pas les avancées en matière de packaging qui permettent de créer des puces multi-chip comme peuvent le faire AMD et Intel.

De telles avancées portent de nombreux noms selon leur provenance (CoWoS, InFO, SoIC, etc.) et TSMC estime que grâce à ces techniques, toujours à l'horizon 2030, il sera possible de concevoir des puces embarquant plus de mille milliards de transistors. Un chiffre qui donne le vertige.

Source : Tom's Hardware

Nerces

Spécialiste Hardware et Gaming

Spécialiste Hardware et Gaming

Tombé dans le jeu vidéo à une époque où il fallait une belle imagination pour voir ici un match de foot, là un combat de tanks dans ces quelques barres représentées à l'écran, j'ai suivi toutes les év...

Lire d'autres articles

Tombé dans le jeu vidéo à une époque où il fallait une belle imagination pour voir ici un match de foot, là un combat de tanks dans ces quelques barres représentées à l'écran, j'ai suivi toutes les évolutions depuis quarante ans. Fidèle du PC, mais adepte de tous les genres, je n'ai du mal qu'avec les JRPG. Sinon, de la stratégie tour par tour la plus aride au FPS le plus spectaculaire en passant par les simulations sportives ou les jeux musicaux, je me fais à tout... avec une préférence pour la gestion et les jeux combinant plusieurs styles. Mon panthéon du jeu vidéo se composerait de trois séries : Elite, Civilization et Max Payne.

Lire d'autres articles
Vous êtes un utilisateur de Google Actualités ou de WhatsApp ? Suivez-nous pour ne rien rater de l'actu tech !
google-news

A découvrir en vidéo

Rejoignez la communauté Clubic S'inscrire

Rejoignez la communauté des passionnés de nouvelles technologies. Venez partager votre passion et débattre de l’actualité avec nos membres qui s’entraident et partagent leur expertise quotidiennement.

S'inscrire

Commentaires (19)

cid1
Taille One à Taïwan, on s’approche de la limite là, non ?
gothax
C’est beau et laisse rêveur ! Quand j’ai débuté ma carrière au CNRS la gravure était de 1.5um avec les 80386 ! Punaise on se moquait de la loi de Moore mais là 30ans après … Wahou
gothax
Je le pense ! Faire des dispositifs plus petits c’est toucher aux atomes… Cela se fait dans les laboratoires mais en production ! Pas ce jour
ayaredone
Il va dépoter le GameBoy de 2030 !
Pierreonline
Skynet is coming ! Ca va permettre de l’IA partout dans les puces et les softwares tous ces transistors !
cid1
Est-ce qu’ils ne comptent pas remplacer les connections en métal par de la lumière via des nanofibres, où je me goure ?
SPH
Un atome d’or est large de 135 picomètres; soit : 0.135 nanomètres.<br /> Quand on gravera en 1nm, on pourra continuer à réduire de + de 7 fois avant d’atteindre l’atome ! <br /> Où pour le dire autrement : gravure 1nm = 8 atomes d’or de large !
info01
Mais en 2035, quand ça aura encore évoluer: l’étape suivante âpres le 1nm, c’est 0nm ? Comment on fait pour graver 0 nm?
PaowZ
Une fois la densité maximum atteinte (et les effets quantiques maîtrisés…) on augmentera la surface et/ou on changera d’architecture pour augmenter l’efficacité des puces…
os2
il me semble que intel est encore pris sur du 10nm<br /> smic est rendu à 7 nm même si le gros de sa production est en 10nm
vvdb
On arrive au bout de la finesse.<br /> On reviendra donc au début des microprocesseurs où l’on optimisait les transistors un à un.<br /> Aujourd’hui beaucoup ne servent pas… On utilise des compilateurs de silicium : des grosses briques de Lego.<br /> Du boulot pour une IA ?
SPH
info01:<br /> Mais en 2035, quand ça aura encore évoluer: l’étape suivante âpres le 1nm, c’est 0nm ? Comment on fait pour graver 0 nm? <br /> On inventera une autre notation, probablement !<br /> Enfin, encore faut il arriver à 1 atome de large… (8 pour le 1nm)
kroman
Pas encore, les prévisions s’arrêtent à 2Å en 2036 !<br /> Electronics Weekly – 8 Jun 23<br /> Imec’s process technology roadmap to 2036<br /> The imec roadmap will take us from 7 nm to 0.2 nm or 2 ångström by 2036, keeping an introductory pace of two to two-and-a-half years. First, the<br /> Est. reading time: 3 minutes<br /> C’est un peu curieux que les news parlent toujours des fabricants mais pas des machines et de la recherche qu’il y a derrière, qui sont faits par d’autres en Europe !
Rainforce
info01:<br /> Mais en 2035, quand ça aura encore évoluer: l’étape suivante âpres le 1nm, c’est 0nm ? Comment on fait pour graver 0 nm? <br /> 2035, y’a pas une fin du monde prévu par là ?
Guillaume1972
Non non, entre 1 et 0, il pourra y avoir plein d’étapes, déjà il y en aura au moins une entre le 2 et le 1, c’est le 1,4 (ou A14) comme mentionné dans l’article, tout comme la nomenclature Intel . Déjà après le 1 (ou 10), on pourra passer au 0,9 (ou A9) puis ou 0,8 (A8), etc… Une chose est sûre, on ne passera pas de 1 à 0,5 ou 0,3 (si toutefois possible) en une étape. Pour info , 1nm, c’est 4 atomes, taille de l’atome 0,22 nm.
gothax
Non car les fibres sont faites en Silicium avec des différences de dopage pour «&nbsp;guider&nbsp;» l’onde … Cela a une taille finie et sûrement pas nanométrique à cause de la fragilité.<br /> L’optique sera peut être utilisée pour la rapidité mais pas pour «&nbsp;la taille&nbsp;»<br /> Bon après la technologie pour du 1nm j’ai du mal à voir comment ils vont la maitriser et je pense que les dispositifs seront avec des défauts.<br /> Il y aura des courants fuites sauf à diminuer considérablement les tensions que nous connaissons actuellement.<br /> Ouaih c’est beau …
gothax
L’or n’est pas utilisé dans les technologies des transistors mais plutôt le silicium et tu veux savoir @SPH je regardais pendant ma thèse (y a 30 ans) QUE des atomes de silicium Si(111)7x7 et leur réaction à du gaz à base de silicium (silane) … Et pourtant je ne comprends pas comment ils vont y arriver ! Car ce qui pose problème je pense c’est la maitrise de la partie isolante dans le transistor !<br /> Nota : Tapes si(111)7x7 stm dans Google ou duckduckgo et tu verras de belles images d’atomes de silicium par STM (microscopie à effet tunnel)
SPH
Je ne faisais que citer un métal très conducteur (l’or). Je ne sais pas en quel métal (ou alliage) sont fait les «&nbsp;fil&nbsp;» dans un CPU.
Voir tous les messages sur le forum
Haut de page

Sur le même sujet