Toshiba et Western Digital préparent des puces NAND 3D à 128 couches !

le 12 mars 2019
 0
Toshiba HQ

Toshiba et Western Digital marchent une nouvelle fois main dans la main pour préparer sereinement l'avenir du stockage flash. On apprend aujourd'hui que les deux constructeurs s'apprêtent à porter la touche finale à des puces NAND 3D haute densité, dotées de 128 couches. Ces dernières devraient arriver sur le marché à l'horizon 2020-2021.

Répondant au nom de BiCS-5 dans la nomenclature traditionnelle de Toshiba, ces nouvelles puces NAND 3D 128 couches dépendent toujours, et en dépit de leur quête de densité, de cellules TLC (3 bits par cellule), ici préférées aux nouvelles cellules QLC (4 bits par cellule). D'après TechPowerUp, l'explication serait à chercher du côté des faibles rendements observés par les fabricants de mémoire NAND sur les cellules de type QLC.

33 % de capacité en plus que les puces 96 couches


En dépit de cette décision stratégique un brin surprenante pour du matériel attendu d'ici un à deux ans, les nouvelles puces NAND 3D à 128 couches concoctées par Toshiba et Western Digital s'imposent avec une densité de donnée qui atteint le seuil des 512 Go. Leur capacité est ainsi en hausse de 33 % vis-à-vis des puces 96 couches actuelles.

En matière de vitesse d'écriture, on assisterait en outre une multiplication par deux des débits, grâce à un design 4 niveaux que Toshiba a détaillé dans les grandes lignes.

Des puces plus rapides, mais aussi plus petites


Contrairement aux puces BiCS-4, qui se contentent d'un design 2 niveaux, les puces BiCS-5 s'appuient sur un design 4 niveaux. Leur die est en effet composé de quatre sections distinctes, ou niveaux, pouvant être sollicités de manière indépendante. Cette méthode permettrait de doubler les débits en écriture pour passer d'une vitesse de 66 Mo/s à 132 Mo/s par canal.

Enfin, le die des puces BiCS-5 emploie la technologie CuA (circuitry under array), un design consistant à placer le circuit logique sur la couche la plus basse intégrée à une puce 3D NAND. Les autres couches sont ensuite empilées sur ce « socle » comprenant le circuit logique. Cette méthode a notamment pour avantage de réduire de 15 % la taille totale du die.

Cet article vous a intéressé ?
Abonnez-vous à la newsletter et recevez chaque jour, le meilleur de l’actu high-tech et du numérique.

Dernières actualités

Facebook travaille sur son propre assistant vocal, pour concurrencer Alexa et Siri
Face aux géants comme Alibaba, Amazon ferme sa marketplace en Chine
Pinterest pèse 12,7 milliards de dollars et fait une entrée réussie en Bourse
Une association porte plainte contre Xiaomi en raison des DAS trop élevés de ses smartphones
L'UE vote en faveur d'une nouvelle limite d'émission de CO2 pour les camions
Test LIFX Beam : l’éclairage connecté au service du design d’intérieur
Oups : Facebook a
Programmation : quels langages sont les plus recherchés et rémunérateurs ?
Google et Amazon font la paix : Chromecast va désormais supporter Amazon Prime Video
Finalement, Pepsi abandonne son idée de mettre de la publicité en orbite
MSI annonce que les cartes mères en chipset AMD 300 supporteront bien les Ryzen 3000
Mi 9 SE, trottinette électrique : Xiaomi signe une distribution exclusive avec Fnac Darty
Notre-Dame de Paris : Drones, robots... La technologie de plus en plus sollicitée par les secours
Les GAFAM désarment un projet de loi protégeant les données personnelles des utilisateurs
Les Furtifs, le dernier livre phénomène d'Alain Damasio, sort aujourd'hui
scroll top