Le goulot d'étranglement de l'intelligence artificielle ne se situe plus dans la gravure des puces. Il est dans leur assemblage.
Graver un processeur ne suffit plus. Encore faut-il l'assembler avec sa mémoire, ses interconnexions et son substrat. Cette étape, le packaging avancé, est devenue aussi critique que la fabrication du silicium. Et TSMC, qui en détient le quasi-monopole, vient de passer à la vitesse supérieure. Selon l'agence taïwanaise CNA, le fondeur prévoit d'équiper sept usines à Taïwan pour le packaging avancé. Il convertit même d'anciennes lignes de production de wafers 8 pouces pour y répondre.
Le packaging, nouveau nerf de la guerre IA
La technologie au centre de cette course s'appelle CoWoS (Chip on Wafer on Substrate). Elle permet de monter la mémoire à haute bande passante directement à côté du processeur. Sans elle, les GPU de Nvidia, les TPU de Google et les accélérateurs d'AMD ne peuvent pas fonctionner à pleine puissance. Paul Rousseau, responsable packaging Amérique du Nord chez TSMC, a chiffré la tendance pour CNBC. La capacité CoWoS progresse de 80 % par an.
Les chiffres donnent le vertige. Fin 2024, TSMC produisait environ 35 000 wafers par mois en packaging avancé. Fin 2025, ce volume atteignait 75 000 à 80 000. L'objectif pour fin 2026 : 130 000 wafers mensuels. Nvidia a verrouillé plus de 60 % de cette capacité pour ses GPU Blackwell et sa future architecture Rubin. Google a dû réduire son objectif de production de TPU de 4 millions à 3 millions d'unités en 2026. Faute de créneaux disponibles.
Le packaging est si saturé que TSMC externalise déjà certaines étapes vers des sous-traitants comme ASE et Amkor. Le fondeur construit aussi deux usines de packaging en Arizona, mais leur mise en production n'est pas attendue avant 2030. En attendant, 100 % des puces fabriquées dans l'usine TSMC de Phoenix sont expédiées à Taïwan pour y être assemblées.
L'angle mort européen
Les États-Unis investissent via le CHIPS Act et les usines TSMC en Arizona. Le Japon mise sur Rapidus et un modèle de production intégré. La Chine développe ses propres solutions via SMIC. Intel propose son alternative EMIB, déjà adoptée par Amazon, Cisco, SpaceX et Tesla.
L'Europe, elle, reste absente du tableau. Aucune usine de packaging avancé n'existe sur le continent. Le European Chips Act, doté de 43 milliards d'euros, cible la fabrication de semi-conducteurs. Pas l'assemblage. Le texte mentionne le packaging dans ses objectifs généraux, sans enveloppe dédiée ni calendrier précis. Résultat : même si l'Europe produit des puces en 2 nm sur ses futurs sites (Intel en Allemagne, TSMC au Luxembourg), l'assemblage restera asiatique.
Cette dépendance n'a rien d'abstrait. TSMC augmente ses tarifs chaque année, et le packaging avancé grimpe plus vite que le reste : 10 à 20 % par an, contre 5 % pour la gravure classique. Pour les entreprises européennes qui développent des accélérateurs IA, chaque mois de retard dans la file d'attente CoWoS se traduit en parts de marché perdues.
L'IA se fabrique à Taïwan, s'assemble à Taïwan, et partira peut-être en Arizona. L'Europe, pour l'instant, regarde passer les wafers.
