Le Dunnington, nom de code d'un prochain Xeon MP, sera ainsi équipé de six coeurs avec 3 Mo de mémoire cache partagé entre chaque paire de coeurs et un total de 16 Mo de mémoire cache de troisième niveau. La question qui reste en suspend est de savoir si ses six coeurs seront natifs ou si Intel va opter pour un schéma de type 2 + 2 + 2 en regroupant trois dies double coeur distincts sur un même substrat. Gravé en 45nm, le Dunnington supportera les instructions SSE4 pour un TDP inférieur à 130 Watts. Reste également une question : quel bus utilisera Dunnington ? Beaucoup penchent pour un bus QPI mais là encore les choses ne sont pas évidentes. Rendez-vous probablement au prochain IDF pour en savoir plus.
Passionné d'informatique depuis mon premier Amstrad 3086 XT et son processeur à 8 MHz, j'officie sur Clubic.com depuis ses presque débuts. Si je n'ai rien oublié d'Eternam, de MS-DOS 3.30 et de l'ineffable Aigle d'Or sur TO7, je reste fasciné par les évolutions constantes en matière de high-tech. Bercé par le hardware pur et dur, gourou ès carte graphique et CPU, je n'en garde pas moins un intérêt non feint pour les produits finis, fussent-ils logiciels. Rédacteur en chef pour la partie magazine de Clubic, je fais régner la terreur au sein de la rédaction ce qui m'a valu quelques surnoms sympathiques comme Judge Dredd ou Palpatine (les bons jours). Mon environnement de travail principal reste Windows même si je lorgne souvent du côté de Mac OS X.
Lire d'autres articles
