Deux nouvelles puces IA arriveront dès 2027 avec une puissance annoncée en forte hausse. Mais pour réduire réellement la dépendance chinoise à NVIDIA, Huawei devra surtout réussir à les produire en volume et à faire progresser son écosystème logiciel.
Pour desserrer l’étau technologique américain, la Chine a besoin de ses propres accélérateurs IA. Huawei veut clairement occuper cette place. Le géant a présenté ce 17 septembre à Shanghai les Ascend 960DT et 960PR, deux puces destinées aux centres de données dont l’arrivée est désormais prévue aux premier et troisième trimestres 2027. Soit respectivement neuf et trois mois plus tôt qu’annoncé jusqu’ici.
Plus de puissance, mais NVIDIA garde une belle avance
La famille Ascend 960 doit aussi bien servir à l’entraînement des modèles qu’à leur exécution. D’après les caractéristiques rapportées par Golem, Huawei annonce jusqu’à 2 pétaflops en FP8 et 4 pétaflops en FP4, deux formats de calcul à précision réduite très utilisés pour accélérer les traitements d’IA. La mémoire grimperait à 288 Go, avec une bande passante de 9,6 To/s. Huawei n’a toutefois pas encore précisé si les variantes 960DT et 960PR reprendront exactement cette configuration.
Des chiffres impressionnants sur le papier, mais encore loin de suffire pour déclarer NVIDIA rattrapé. À titre de comparaison, un seul GPU Rubin revendique, par exemple, jusqu’à 17,5 pétaflops en FP8/FP6 dense pour l’entraînement avec 288 Go de mémoire HBM4 et 19,2 To/s de bande passante. Ces valeurs théoriques ne remplacent évidemment pas des mesures réalisées sur les mêmes modèles et dans les mêmes conditions.
Huawei mise donc beaucoup sur l’échelle. Son Atlas 960E SuperPoD, un supercalculateur réunissant des milliers d’accélérateurs au sein d’une même machine logique, pourra en relier jusqu’à 4 096. Dans sa configuration maximale, Huawei affirme que 5 500 modules Hi-ONE, qui rapprochent l’optique des circuits réseau selon le principe du NPO (Near-Packaged Optics), remplaceront 48 000 modules optiques 800G. Ils réduiraient ainsi de plus de 550 kW la puissance requise par l’interconnexion, sans que Huawei précise la consommation totale du système. Et le coût réel ne se limitera pas aux puces. Refroidissement, alimentation électrique, serveurs et adaptation des logiciels pèseront tout autant dans la facture.
La vraie bataille se jouera aussi dans les usines et le logiciel
Un point reste soigneusement absent de la présentation du géant chinois : Huawei ne précise ni le procédé de gravure des Ascend 960 ni l’entreprise chargée de les fabriquer. Or c’est précisément là que se joue une bonne partie de la souveraineté chinoise, alors que les restrictions américaines compliquent toujours l’accès aux technologies de production les plus avancées.
Le groupe doit également résoudre un problème beaucoup plus immédiat : produire suffisamment. Huawei reconnaît déjà ne pas parvenir à satisfaire toute la demande chinoise pour ses accélérateurs actuels, tandis que ses ventes internationales restent limitées, rapporte Reuters.
Enfin, NVIDIA conserve un avantage difficile à rattraper avec CUDA, devenu en près de vingt ans un standard de fait pour une large partie des développeurs et des outils d’IA. Huawei ne part toutefois pas de zéro. La plateforme logicielle maison CANN (pour Compute Architecture for Neural Networks) est désormais développée en open source, tandis que l’écosystème Ascend prend en charge plus de 90 projets tiers, dont PyTorch, Triton et vLLM. Huawei revendique également plus de 5 200 développeurs actifs chaque mois et plus de 40 modèles préentraînés nativement sur sa plateforme : une base en progression, mais encore loin de l’omniprésence et de la maturité de CUDA.
Un pétaflop correspond à 10^15 opérations en virgule flottante par seconde, une métrique souvent utilisée pour situer la puissance de calcul brute. FP8 et FP4 désignent des formats à précision réduite, très employés en IA pour accélérer l’entraînement et l’inférence tout en limitant l’usage de mémoire. Ces chiffres restent des plafonds théoriques : ils dépendent du type d’opérations (dense/sparse), du modèle, des bibliothèques logicielles et de la capacité à alimenter les unités de calcul en données. En pratique, la performance utile se mesure plutôt sur des benchmarks reproductibles (même modèle, mêmes réglages, même pile logicielle) que sur le seul pic en flops.
La quantité de mémoire embarquée conditionne la taille des modèles et des lots de données manipulables sans découpage, ce qui impacte directement la vitesse et la simplicité des déploiements. La bande passante mémoire indique à quelle cadence les données peuvent être lues/écrites, un facteur critique car beaucoup de charges IA sont limitées par les transferts plutôt que par le calcul pur. Deux puces affichant le même pic en flops peuvent avoir des performances très différentes si l’une manque de bande passante pour nourrir ses unités de calcul. À l’échelle d’un cluster, ces limites influencent aussi la consommation, car compenser par plus de puces ou plus d’allers-retours réseau coûte vite cher.
Dans un cluster d’entraînement, les accélérateurs doivent échanger en continu des paramètres et des gradients : la vitesse et la latence du réseau deviennent alors un goulot d’étranglement majeur. Les interconnexions optiques permettent en général d’augmenter le débit sur de longues distances tout en réduisant certaines pertes et contraintes liées au cuivre, ce qui facilite le passage à grande échelle. Mais la performance d’ensemble dépend aussi de la topologie réseau, des commutateurs, des protocoles et de la façon dont le logiciel répartit le calcul (data/model/pipeline parallelism). Un gain énergétique sur une “couche” réseau ne suffit pas à lui seul à caractériser le coût total : refroidissement, alimentation et efficacité logicielle comptent autant dans le TCO (coût total de possession).
