Samsung emballe la mémoire Flash en 3D

Le coréen Samsung vient d'annoncer qu'il avait mis au point une nouvelle technique pour assembler les puces de mémoire flash : celles-ci pourront bientôt être assemblées en trois dimensions, ce qui devrait permettre d'augmenter considérablement les capacités de stockage tout en améliorant les performances. Cette technique devrait être employée dès 2007 pour assembler les mémoires flash NAND et sera peut-être ensuite utilisée pour produire des barettes de mémoire DDR à très forte capacité pour les serveurs.

En parvenant à établir des interconnexions entre les différentes couches de silicium, Samsung rend possible le fait d'empiler les puces de mémoire les unes sur les autres. Chaque puce peut ainsi communiquer avec les voisins de son étage, mais également avec les voisins des étages supérieurs et inférieurs. Samsung a réussi à créer des canaux fins de quelques microns, capables de traverser verticalement les semiconducteurs pour tous les relier directement.

A l'heure actuelle, les puces sont reliées par des connexions câblées qui présentent le double inconvénient de perdre de la place et de former des goulets d'étranglement pour la bande passante. La technique mise au point par Samsung permet de réduire l'espace nécessaire entre chaque pile de semiconducteurs puisqu'elle supprime les connexions câblées. Et dans le même temps, les performances s'améliorent.

Avec cette nouvelle technique d'assemblage, Samsung a déjà conçu une mémoire flash composée de 8 puces de 2 Gb chacune, empilées verticalement, pour former un total de 16 Gb, soit 2 Go. Alors que chaque puce mesure environ 50 microns, Samsung parvient à une hauteur totale de 0,56 millimètre. Le coréen indique être en mesure d'obtenir un gain d'environ 30 % par rapport aux techniques d'assemblage actuelles (MCP - Multi Chip Package). Il envisage dans un premier temps de commercialiser ses puces auprès des fabricants d'appareils mobiles.