IDF 2012 : Intel détaille l'architecture Haswell

Intel profite de l'édition 2012 de l'IDF pour détailler les nouveautés de sa future microarchitecture Haswell au coeur des processeurs Core de quatrième génération. Tour d'horizon.

Les processeurs Core de quatrième génération attendus pour 2013 étrenneront donc l'architecture Haswell. Une toute nouvelle microarchitecture qui constitue un Tock. Gravés en 22nm, les processeurs en question seront proposés en version double et quadri-coeurs du moins pour les modèles grand public. Mais pour l'heure Intel ne s'étend guère sur les produits.



Non il était plutôt question d'architecture aujourd'hui. Avec Haswell, les ingénieurs ont eu pour philosophie de conserver un certain nombre de fonctionnalités des microarchitectures Sandy Bridge et Ivy Bridge précédentes comme l'HyperThreading, le Turbo Boost ou le concept de ring de données. L'objectif premier pour Haswell est de proposer une microarchitecture qui va de la tablette aux serveurs en passent par les PC et les ultrabooks.

Une gestion de l'alimentation optimisée

Parmi les nouveautés architecturales, Intel évoque la gestion de l'alimentation avec de nouveaux états de repos comme le S0ix. Dans ce mode, le système d'exploitation pense que le processeur est actif alors que sa consommation est proche d'un état au repos. Les transitions entre les modes d'activité (S0ix, SS0, S3 et S4) sont plus rapides grâce à des temps de latence améliorés. Il est important de noter que l'état S0ix de très faible alimentation ne dépend pas de l'OS mais est géré par la machine via un firmware dédié.



Qui plus est, le but pour Intel est de faire en sorte que la plate-forme Haswell soit le plus souvent possible dans l'état S0ix histoire de minimiser la consommation et de maximiser l'autonomie en ce qui concerne un ultrabook par exemple. Et ces efforts particuliers en matière de consommation se retrouvent au niveau de la plate-forme avec de nouvelles interfaces, la prise en charge des technologies de rafraichissement des panneaux ou encore de nouveaux états pour la gestion de l'alimentation sur les bus USB, SATA et PCI-Express. Et ce n'est pas tout puisque la puce dispose d'une granularité plus fine pour le contrôle des fréquences et des tensions alors que les domaines de fréquence de celle-ci sont découplées avec en prime un lien CPU/chipset optimisé pour une consommation électrique réduite.

Un CPU plus performant tout simplement

Côté CPU, Intel sort l'artillerie lourde avec une augmentation significative des tampons pour une fenêtre d'exécution OoO plus large. Les mécanismes de prédiction de branchement sont évidemment optimisés et la grande nouveauté concerne le nombre d'opérations qu'il est possible de traiter par cycle d'horloge. Quand Sandy Bridge peut traiter 6 opérations par cycle, Haswell pourra en traiter 8 grâce à l'ajout de deux ports dans le design de l'architecture. Avec une une unité de traitement arithmétique supplémentaire, Haswell profite d'un TLB plus important concernant sa mémoire cache de second niveau. Les deux ports supplémentaires peuvent également être utilisés pour les traitements FMA (Fuse/Multiply/Add)



Et Intel de proposer ses instructions AVX en version 2. Cela se traduit par un doublement de la capacité de calcul en flottant de la puce par rapport à Sandy Bridge que ce soit en simple ou en double précision. Alors que les tailles du cache en L1/L2 ne changent pas par rapport aux microarchitectures précédentes, le débit augmente avec de nouvelles possibilités comme la possibilité de faire deux lectures et une écriture en 256 bits.



Haswell profitera également de l'implémentation de la mémoire transactionnelle autrement baptisée TSX pour Transactionnal Synchronisation Extensions. Il s'agit ici de maximiser les gains de performances pour les applications utilisant plusieurs threads.