IDF 2005 : La nanotechnologie est en marche

Alors que l'édition printemps 2005 de l'Intel Developer Forum ne commence officiellement que demain, Intel a déjà tenu une série de conférences de presse. La première d'entre elles était consacrée aux nanotechnologies et animée par Paolo Gargini, directeur des technologies stratégiques chez Intel. Ce dernier a tout d'abord expliqué, via un savant mélange de comptabilité et de discours techniques, que les actuels composants CMOS n'étaient pas limités à une taille ultime de 100 nm, pas plus qu'ils ne le sont par des considérations financières. La preuve, en 1993 une usine coûtait 0,9 milliards de dollars alors qu'en 1998 une usine coûte plus de 2 milliards de dollars. Si les usines coûtent plus cher, l'augmentation de la taille des wafers, et l'amélioration de la finesse de gravure participent à réhausser le rendement de ces usines compensant ainsi leur coût supérieur. Intel qui réaffirme au passage la validité, discutable, de la loi Moore affiche donc une certaine confiance à l'égard des CMOS. Ainsi et c'est sans doute le plus intéressant, le fondeur a donné un aperçu de son calendrier relatifs aux procédés de fabrication qu'il compte utiliser à l'avenir.


Après le processus 90 nm dont la taille d'un transistor est, a-t-on pu apprendre, deux fois plus petite que celle du virus de la grippe, le fondeur passera au 65 nm. Il ne s'agira pas ici d'une grande révolution technologique, les interconnexions restant en cuivre alors qu'Intel continuera d'utiliser le silicium étiré (ou strained silicon) dont la mise au point a pris près de 12 ans. Dès 2007, Intel pourrait passer au 45 nm avec à la clef un changement radical lié à l'utilisation d'un isolant (ou diélectrique) dit 'High K' et d'une électrode en métal pour diminuer la fuite des électrons, ou « leakage ». La même roadmap fait apparaître de possibles migrations vers le 32 nm et le 22 nm entre 2009 et 2011.

Intel explore également d'autres pistes comme la possibilité de concevoir des transitors « tri-gate » à la structure différente et qui opèrent sur trois dimensions. Ceux-ci seraient déjà opérationnels, mais Intel pourrait ne pas y recourir avant cinq ans. Par ailleurs, Intel songe à l'utilisation de nanotubes de carbone dans ses composants. D'après Intel, les CMOS, ou Complementary Metal-Oxide Semiconductor, ont donc de beaux jours devant eux puisqu'ils devraient perdurer entre 15 et 20 ans encore.