Vagues d'annonces Intel pour l'ISSCC

A l'occasion de l'ISSCC, l'International Solid State Circuits Conference, le géant des semiconducteurs Intel procède à diverses annonces. On retiendra tout d'abord l'annonce des spécifications de Silverthorne, le processeur 45nm d'Intel conçu pour les MID, les Mobile Internet Devices.

Basse consommation, entre 1 à 2 Watts, ce processeur se distingue des solutions matérielles actuelles que l'on retrouve dans les Smartphone notamment par le fait qu'il profite des instructions x86. Le Silverthorne, dont le nom commercial n'est pas connu, est en effet un processeur x86, annoncé comme totalement compatible avec l'architecture Intel mise en place avec le Core 2 Duo. Consommant 10 fois moins qu'un Pentium M Dothan, selon les données Intel, le Silverthorne a pour particularité de disposer d'une architecture de type dual-issue avec un pipeline en ordre (les instructions s'exécutent dans leur ordre d'arrivée, contrairement au Core 2 Duo qui dispose d'un pipeline d'exécution OOE, dans le désordre donc). Autre spécificité, le Silverthorne, s'il n'est pas double coeur, dispose de l'HyperThreading. Intel précise que ce processeur a été entièrement conçu en partant de zéro : il ne s'agit pas d'un die-shrink d'un Pentium M par exemple. Avec un nouveau mode d'économie d'énergie, baptisé C6, le processeur dispose d'un bus système avec deux modes opératoires alors que côté performances, il est annoncé comme équivalent à un Pentium M, selon Justin Rattner, CTO d'Intel.

Côté Itanium, Intel annonce son Tukwila dont on parle déjà depuis un moment. Ce processeur reste gravé en 65nm et comporte quatre coeurs avec technologie Multi-Threading. Incorporant 30 Mo de mémoire cache, l'Itanium Tukwila est proposé à une fréquence de départ de 2 GHz pour le modèle de la série 9100 qui comporte la bagatelle de 2 milliards de transistors.

Parallèlement, Intel annonce divers progrès dans le domaine des radios tout-en un grâce à la mise au point d'un amplificateur de puissance numérique (classe E) alors que le fondeur annonce des nouveautés en matière de mémoire. Ainsi, Intel fait état de progrès dans la mémoire à changement de phase grâce à la mise au point d'une cellule à plusieurs niveaux. Grâce à un nouvel algorithme de programmation, Intel effectue, en partenariat avec ST Microelectronics, la première démonstration d'une cellule PCM à quatre états (contre deux précédemment). L'intérêt ici est de pouvoir stocker 2 bits de données au lieu d'un auparavant. Naturellement, ces avancées technologiques sont loin d'avoir un débouché commercial, Justin Rattner se refusant même à évoquer une possible date de commercialisation de modules mémoire à changement de phase.

Dernière annonce, et c'est l'une des plus intéressantes à nos yeux, la mise au point de mémoire intégrée pour les futurs processeurs massivement multi-coeurs d'Intel. Dans le cadre de son projet TeraScale, un projet ou le processeur moyen sera doté de 80 à 100 coeurs d'exécution, des coeurs simplifiés par rapport aux coeurs de nos processeurs actuels, l'une des problématiques est d'alimenter en permanence en données les coeurs d'exécution pour que ceux-ci ne se tournent pas les pouces. Cela implique une bande passante mémoire bien plus élevée que ce que nos systèmes offrent actuellement. Pour solutionner ce problème, Intel se propose d'intégrer de la mémoire au processeur et le fondeur annonce la mise au point d'une cellule mémoire de 2 Mbits en 65nm dont la fréquence est fixée à 2 GHz pour un débit théorique de 128 Go/s avec un temps d'accès de 2ns. Reste à voir bien sûr les modalités d'intégration de ces cellules et leur coût en terme de procédé de fabrication.