Un nouveau contrôleur mémoire inspiré… du Cell !

L'autre grande nouveauté du R520 est à chercher du côté de son contrôleur mémoire dont la mutation est radicale par rapport aux Radeon X800 ou même aux GeForce 6/7. ATI adopte en effet la technologie de bus mémoire circulaire de type « Memory Ring Bus » inaugurée sous une forme quelque peu différente dans le processeur Cell d'IBM. Placé au centre du VPU, ce nouveau contrôleur mémoire doit son nom au fait que les données circulent dans la périphérie de la puce pour permettre un accès plus rapide. L'avantage physique premier est de réduire la complexité des interconnexions du contrôleur mémoire au sein de la puce graphique permettant ainsi de monter plus facilement en fréquence. L'interface mémoire se décompose ainsi en deux voies de 256 bits chacune, dont l'une est réservée à la lecture et l'autre à l'écriture ce qui minimise les temps de latence. Ceci couplé au fait que les interconnexions sont moins nombreuses permet à ATI de monter facilement en fréquence mémoire, quitte à utiliser des puces mémoires dont les temps de latence sont élevés. L'architecture du Ring Bus étant capable de les masquer, cela ne pose au final pas de problème. Les opérations d'écriture en mémoire utilisent toujours un switch Crossbar et l'on distingue sur chaque paire de canal mémoire des points d'arrêt dit « Ring Stop ». Il s'agit ici de connecter le bus aux puces mémoires ; du coup lorsqu'un client effectue une requête, le contrôleur mémoire détermine quelle puce DRAM peut y répondre, oriente la requête vers la DRAM concernée, puis les données issues de la puce sont placées sur le bus pour atteindre le point d'arrêt le plus proche du client à l'origine de la requête.


Grâce à ce nouvel agencement, le contrôleur mémoire est capable de prioriser les demandes en fonction de l'impact qu'elles auront sur les performances, le comportement du bus étant prédictible. Pour ses arbitrages, le contrôleur mémoire se base notamment sur le poids des clients, que l'on peut paramétrer via l'application, afin de savoir qui sera servi en premier. Avec la précédente génération de puces Radeon, une toute petite partie du contrôleur mémoire pouvait être mise à jour via les pilotes. Grâce à sa nouvelle architecture, ATI a pris soin de se ménager une marge de manœuvre confortable puisque l'intégralité des algorithmes en charge de l'arbitration du contrôleur mémoire peut être mis à jour par le seul biais des pilotes, sans changement de BIOS donc. En parallèle, ATI a également amélioré ses algorithmes Hyper Z avec une compression plus efficace et un HSR amélioré. Rappelons que le HSR, ou Hidden Surface Removal, consiste à déterminer quels éléments d'une scène pourraient être cachés par d'éventuels objets au premier plan afin de ne pas s'embêter avec leur rendu et gagner en performance. Ici, ATI utilise une nouvelle technique en virgule flottante pour plus de précision et annonce un gain de 60 % face au Radeon X850. Les Drivers caches ont également fait l'objet d'attentions particulières de la part d'ATI, puisqu'ils sont dorénavant totalement associatifs et peuvent accéder à n'importe quelle partie de la mémoire, alors qu'ils devaient jusqu'alors se contenter d'accéder à certaines portions bien délimitées de la mémoire. Comme si tout cela ne suffisait pas, le contrôleur mémoire du R520 est déjà prêt pour la DDR4 et affiche une bande passante théorique maximale de 48 Go/s.