C’est quoi RISC-V, la petite révolution que Qualcomm et Google veulent lancer sur Android ?

18 octobre 2023 à 10h15
18
Prototype de processeur utilisant l'architecture RISC-V en janvier 2013 © Derrick Coetzee / Wikimedia
Prototype de processeur utilisant l'architecture RISC-V en janvier 2013 © Derrick Coetzee / Wikimedia

Vous avez sans doute déjà entendu parler de ARM, les petites puces qui colonisent nos téléphones. Mais qu’en est-il de RISC-V ?

Une révolution à bas bruit commence à prendre forme dans le petit monde des gadgets connectés. Après des années de domination sans pareil sur le marché, ARM, le fabricant qui détient les droits d’exploitation sur la quasi-intégralité des processeurs de smartphones, tablettes, montres connectées et même de quelques ordinateurs, est enfin challengée par un nouveau venu.

En effet, Qualcomm va lancer sa toute première puce RISC-V dans un futur proche. Vous n’avez pas tout compris ? Pas de panique, on vous explique.

ARM ? RISC-V ? C'est quoi ?

Dans l’immense majorité de nos appareils mobiles se trouvent des processeurs qui sont tous construits plus ou moins de la même manière : en respectant l’architecture ARM. Ces processeurs ARM, qui sont plus simples et moins gourmands en énergie que les processeurs Intel, que l’on trouve dans nos PC, sont construits en respectant le cahier des charges de l’entreprise Arm ltd, qui détient les droits sur cette manière spécifique de fabriquer des processeurs mobiles.

Que ce soit nos téléphones, nos montres connectées ou même les nouveaux ordinateurs d’Apple avec leurs puces Silicon, tout ce beau monde utilise des puces ARM. Le terme est pratiquement devenu un synonyme de puce mobile, tant les appareils portables qui n’utilisent pas cette technologie sont rares. Problème, construire une puce ARM signifie donc payer des droits à l’entreprise du même nom. Qualcomm en particulier, qui fournit les processeurs de bon nombre de mobiles Android, passe très souvent à la caisse. D'autres entreprises, comme Intel, investissent carrément dans la société.

La bataille pour les entrailles d'Android

C’est pourquoi l’entreprise a annoncé la sortie de son tout premier processeur RISC-V dans un communiqué de presse publié le 17 octobre. RISC-V est une architecture concurrente à ARM qui a l’énorme avantage d’être ouverte et libre… et donc gratuite à utiliser. Cela signifie que des constructeurs de mobiles pourraient utiliser des processeurs RISC-V dans des smartphones sans avoir rien à payer à personne. Et les premiers résultats sont plutôt encourageants.

Les prochains Snapdragon de Qualcomm en RISC-V ? L’entreprise aimerait sans doute bien © Qualcomm
Les prochains Snapdragon de Qualcomm en RISC-V ? L’entreprise aimerait sans doute bien © Qualcomm

Si ces puces sont déjà utilisées dans certains appareils, l’architecture n’a encore jamais été déployée sur des appareils très grand public. C’est en cela que l’annonce de Qualcomm est importante. Elle marque le début d’un changement profond qui pourrait venir bouleverser la domination d'Arm dans le monde d’Android. Google est d’ailleurs à fond derrière ce projet, puisque l’entreprise a annoncé en janvier 2023 avoir commencé le travail pour adapter Android à RISC-V. Apple aussi travaille là-dessus.

Il y a encore beaucoup de travail, et même Qualcomm y va petit à petit. L’entreprise se lance d’abord sur un processeur de smartwatch, et pas de smartphones, mais la bataille pour les entrailles de nos appareils mobiles est bel et bien lancée avec cette annonce.

Source : Qualcomm

Corentin Béchade

Journaliste depuis quasiment 10 ans, j’ai écumé le secteur de la tech et du numérique depuis mes tout premiers chapôs. Bidouilleur (beaucoup), libriste (un peu), j’ai développé une spécialisation sur...

Lire d'autres articles

Journaliste depuis quasiment 10 ans, j’ai écumé le secteur de la tech et du numérique depuis mes tout premiers chapôs. Bidouilleur (beaucoup), libriste (un peu), j’ai développé une spécialisation sur les thèmes de l’écologie et du numérique ainsi que sur la protection de la vie privée. Le week-end je torture des Raspberry Pi à grands coups de commandes 'sudo' pour me détendre.

Lire d'autres articles
Vous êtes un utilisateur de Google Actualités ou de WhatsApp ? Suivez-nous pour ne rien rater de l'actu tech !
google-news

A découvrir en vidéo

Rejoignez la communauté Clubic S'inscrire

Rejoignez la communauté des passionnés de nouvelles technologies. Venez partager votre passion et débattre de l’actualité avec nos membres qui s’entraident et partagent leur expertise quotidiennement.

S'inscrire

Commentaires (18)

norwy
Le RISC-V n’étant pas propriétaire, le niveau d’investissment nécessaire pour atteindre la même performance et qualité que l’architecture ARM serait colossale avec un risque (sans jeu de mot) sur sa soutenabilité.<br /> L’article ne mentionne pas le procès ouvert entre Qualcomm (la source de l’article) et ARM qui lui réclame plusieurs milliards. Qualcomm (mauvais payeur ?) a donc tout intérêt à «&nbsp;casser&nbsp;» le business de son ancien partenaire…<br /> Et Google fait toujours tout pour ne pas payer les autres tout en les obligeant à le faire…
KlingonBrain
Le RISC-V n’étant pas propriétaire, le niveau d’investissment nécessaire pour atteindre la même performance et qualité que l’architecture ARM serait colossale avec un risque (sans jeu de mot) sur sa soutenabilité.<br /> Alors, oui et non.<br /> Il faut comprendre que ce qui est «&nbsp;open&nbsp;» dans Risc V, c’est le jeu d’instruction.<br /> Et ça intéresse les plus gros acteurs qui n’en ont plus rien à faire d’acheter les design de puces ARM parce qu’ils ont assez d’ingénieurs compétents pour concevoir leur propre processeurs et apporter leurs optimisations.<br /> Il est assez compréhensible que ceux qui conçoivent leur propre design n’ont pas envie de payer juste pour être compatible avec un jeu d’instruction.
bennukem
Bah ça parle déjà en milliards pour les royalties. Donc, en mettre quelques uns dans le développement du risc-v pour ensuite être libéré, c’est évidemment un bon calcul. Je suis quasi certain que dans moins d’un an, on en aura déjà dans nos téléphones et raspberry pi like
tfpsly
norwy:<br /> Le RISC-V n’étant pas propriétaire, le niveau d’investissment nécessaire pour atteindre la même performance et qualité que l’architecture ARM serait colossale avec un risque (sans jeu de mot) sur sa soutenabilité.<br /> Ah oui ? Et pourquoi ?<br /> En performances, les puces RISC sont déjà au niveau de beaucoup d’ARMs :<br /> Wevolver – 23 Aug 23<br /> RISC-V vs ARM: A Comprehensive Comparison of Processor Architectures<br /> In the ever-evolving world of processor architectures, the showdown between RISC-V and ARM sparks fervent competition. With their distinct histories, these two giants are redefining computing power and igniting discussions on openness, customization,...<br /> image1376×788 71.6 KB<br /> As depicted in the illustration, ARM’s Cortex-A78 marginally outpaces the SiFive’s P670 (using RISC-V) in peak single-thread performance. Despite the Cortex-A78’s supremacy in raw performance, the P670 boasts twice the compute density compared to it. Hence, SiFive’s P670 processor yields comparable peak single-thread performance to Cortex-A78, considering its chip being physically half the size of its rival.<br /> It’s noteworthy that the Cortex-A78 was introduced in December 2020 through the Vivo X60 and X60 Pro, while the P670 was recently unveiled on November 1, 2022, indicating a nearly two-year disparity in research and development. ARM’s latest processors now operate on the ARMv9 ISA, a substantial improvement over the Cortex-A78’s ARMv8. Notably, ARMv9 processors offer around 30% higher performance and are 50% more energy-efficient.<br /> In terms of pure performance, ARM processors maintain their lead. However, SiFive’s P670, with its double compute density over Cortex-A78, positions RISC-V processors advantageously for wearable technologies that thrive on compact processors.<br />
GRITI
«&nbsp;moins gourmands en énergie que les processeurs Intel, que l’on trouve dans nos PC&nbsp;» =&gt; Il n’y a pas qu’Intel dans nos PC…
TNZ
L’année prochaine, une carte mère de desktop a été annoncée avec un proc RISC-V.<br /> De plus, le pilote AMDGPU a été porté dans les dernières versions de Linux sur l’architecture RISC-V … en français, on va pouvoir mettre les dernières Radeon sur des machines RISC-V
Martin_Penwald
EN-FIN !<br /> RISC-V est une ISA (Instructions Set Architecture) ouverte, dont le but est d’offrir un jeu d’instructions moderne adapté aux technologies récentes.
max6
la bonne phrase aurait probablement du être X86 à la place d’intel
Guillaume1972
Pourquoi ne pas mettre processeurs X86 plutôt que processeurs Intel? Je sais, ce n’est qu’un détail.
Guillaume1972
Cela existe déjà en tant que Raspberry Pi like.
Bombing_Basta
Ces processeurs ARM, qui sont plus simples et moins gourmands en énergie que les processeurs Intel<br /> Là tu sais que t’as affaire à un spécialiste qui rédige l’article…
beber751
Les plus jeunes ne s’en souviennent pas mais peros j’avais fait mon doctorat sur une machine Acorn Risc Machine 5000<br /> fr.wikipedia.org<br /> Acorn Archimedes<br /> Pour les articles homonymes, voir Acorn et Archimède (homonymie).<br /> modifier - modifier le code - modifier Wikidata Acorn Archimedes est une gamme d'ordinateurs personnels développés par la société Acorn Computers à partir de 1987. L'Archimedes a été le premier ordinateur grand public basé sur un processeur RISC.<br /> Au milieu des années 1980, Acorn cherche à développer un successeur au BBC Micro, très répandu au Royaume-Uni mais de plus en plus dépassé techniquement. Après avoir expérimenté avec div...<br /> PS: Attention, l’acronyme est ARM mais le proc était bien de type RISC
MattS32
beber751:<br /> PS: Attention, l’acronyme est ARM mais le proc était bien de type RISC<br /> Oui, de type RISC, comme tous les CPU ARM, car le ARM actuel, c’est bien Acorn Risc Machine. Et Acorn Risc Machine n’a rien à voir avec RISC-V (qui est un projet universitaire à la base).<br /> RISC «&nbsp;tout court&nbsp;», c’est juste une grande famille de processseurs : Reduced Instruction Set Computer. Dedans, il y a les CPU ARM, les Power d’IBM, les Sparc de Sun, les RISC-V, et bien d’autres… Ils ont en commun le principe d’avoir un jeu d’instruction relativement simple, avec peu de modes d’adressage différents. Par contre bien qu’ils soient tous de la même famille, ils ont chacun leur propre jeu d’instruction, et sont donc totalement incompatibles entre eux.<br /> Ça s’oppose à l’autre grande famille (et il y a des familles plus petites aussi, comme les VLIW), les CISC, Complex Instruction Set Computer. En CISC, on trouve principalement les x86 aujourd’hui, mais il y en a d’autres aussi par le passé, comme les fameux Z80 et Motorola 68k.<br /> RISC-V est donc une ISA particulière de la famille RISC, et Acorn RISC Machine n’a strictement rien à voir avec RISC-V, mais a par contre tout a voir avec ARM, dont c’est la maison mère.<br /> À noter qu’en pratique aujourd’hui la frontière est devenue très flou : sur l’ISA externe, c’est relativement clair de déterminer qui est RISC et qui est CISC, mais en interne, quasiment tous les CPU d’aujourd’hui ont un étage de décodage/traduction/fusion qui converti le flux d’instructions de l’ISA externe en un flux d’instructions de l’ISA internet du CPU, qui peut être de type différent… Les premiers Pentium avaient par exemple une ISA interne qui était plutôt de type RISC, tandis qu’aujourd’hui les CPU sont très souvent des VLIW en interne : les instructions sont d’abord traduites en micro instructions, avec une ISA plutôt RISC, mais ces micro-instructions sont ensuite fusionnées en macro-instructions qui vont s’exécuter en parallèle, ce qui est le principe de base des VLIW… la différence étant que la fusion est du coup gérée par le processeur en interne, alors que sur un CPU VLIW c’est l’ISA externe qui est VLIW, et c’est donc le compilateur qui doit faire les fusions).
GhostKilla
Merci pour ces détails intéressants
poubleee
@MattS32 un grand merci pour toutes ces précisions ! ( en espérant qu’il n’y ait pas d’erreur mais j’aurais un peu de mal à vérifier )
kiruahxh
Dans cette histoire, la migration est longue et coûteuse non ? Il faut recompiler toutes les applis qui embarquent du C/C++, Les distribuer en 2 versions, un peu comme avec Windows Mobile qui ne supportait qu’une petite partie des programmes windows.<br /> Est-ce que ça va simplifier la fabrication de CPU pour la Chine que les US tentent de bloquer ouvertement ? On dirait qu’ils veulent une nouvelle guerre froide
MattS32
kiruahxh:<br /> Dans cette histoire, la migration est longue et coûteuse non ? Il faut recompiler toutes les applis qui embarquent du C/C++, Les distribuer en 2 versions, un peu comme avec Windows Mobile qui ne supportait qu’une petite partie des programmes windows.<br /> Il peut y avoir une couche d’émulation, comme c’est le cas aujourd’hui par exemple sur les appareils Windows et macOS ARM, qui embarquent un émulateur x86.<br /> Dans le cas d’une émulation ARM sur RISC-V la perte de performances serait sans doute même très inférieure à ce qu’elle est en x86 sur ARM, car émuler du RISC sur du RISC (on a grosso modo les mêmes principes «&nbsp;câblés&nbsp;» dans le CPU) est bien plus simple qu’émuler du CISC sur du RISC (il faut traduire «&nbsp;logiciellement&nbsp;» des fonctions avancées qui sont câblées dans le CPU CISC, comme les instructions complexes, les modes d’adressage parfois très alambiqués…).
vvdb
1/ Sur un téléphone de 200€, la baisse de prix serait de combien d’€ ?<br /> 2/ le Risk-V qui est devenu obèse d’instructions comment peut-il encore être Risk (le Ris c’est Reduced instructions set)<br /> 3/ combien de transistors dans un CPU Risk, car l’objectif est de réduire son nombre me semble t’il ?<br /> 4/ pourquoi tout en 64bits, la plus grande partie des algo n’en ont pas besoin, il me semble ? Un octo cpu de 8bits capable de fusionner tout ou partie en 16, 32 ou 64. Ça permettrait de faire plus d’instructions par seconde
MattS32
vvdb:<br /> pourquoi tout en 64bits, la plus grande partie des algo n’en ont pas besoin, il me semble<br /> Un processeur 64 bits uniquement, ça ne veut pas dire qu’il n’est pas capable de travailler avec des opérandes plus petites. Ça veut juste dire que l’adressage mémoire est obligatoirement en 64 bits.<br /> Mais si tu regardes la spécifications du jeu d’instructions RV64I, tu verras qu’il y a bien dedans des instructions travaillant avec des opérandes inférieures à 64 bit. Par exemple : «&nbsp;The SD, SW, SH, and SB instructions store 64-bit, 32-bit, 16-bit, and 8-bit<br /> values from the low bits of register rs2 to memory respectively.&nbsp;».<br /> Pour une archi «&nbsp;nouvelle&nbsp;» qui n’est pas encore largement diffusée, ce n’est pas un problème de faire ça, puisqu’il n’y a pas d’historique logiciel compilé en 32 bits.<br /> Et ça permet de simplifier un peu le design de la puce, puisqu’il n’y a plus besoin de gérer les différents modes.<br /> Par contre, travailler sur des opérandes plus petites ne veut pas forcément dire en faire plus en parallèle… Un additionneur 64 bits par exemple ne peut pas traiter 8 additions 8 bits en un cycle (les retenues sur une addition «&nbsp;déborderaient&nbsp;» sur celle d’à côté), sauf a être conçu spécifiquement (donc plus complexe) pour optionnellement ne pas propager les retenues de rang multiple de 8… (c’est ce que savent faire les unités vectorielles… mais c’est probablement pas très pertinent de le faire dans une ALU de base). De même 8 additionneurs 8 bits ne peuvent pas traiter en un cycle une addition 64 bits (toujours un problème de retenue : 8 additionneurs 8 bits peuvent faire une addition 64 bits, mais l’additionneur n+1 a besoin pour son calcul de la retenue de l’additionneur n, donc il doit attendre un cycle).
Voir tous les messages sur le forum
Haut de page

Sur le même sujet