Intel IDF 2011 : Interview de Mark Bohr, Monsieur Transistor

Peu connu du grand public, Mark T. Bohr occupe un rôle essentiel au sein d'Intel. A la tête du Technology and Manufacturing Group, Mark Bohr est également directeur des processus, de l'architecture et de l'intégration chez le géant des semiconducteurs. Il a rejoint Intel en 1978 et peut se vanter d'être à l'origine de 31 brevets dans le domaine des circuits intégrés alors qu'il a signé ou co-signé 39 papiers de recherche. Mark Bohr est également élu à la NAE, l'académie nationale d'ingénierie des Etats-Unis d'Amérique.

Notre bref entretien avec Mark Bohr sera l'occasion d'évoquer les challenges que rencontre aujourd'hui Intel au niveau des processus de fabrication. Qu'on se rassure, il ne sera pas question des différents isotopes du Germanium dans cette interview, toutefois certains passages sont un tantinet pointus.

Clubic.com : Depuis quelque temps déjà Intel a en parallèle deux versions distinctes de ses nœuds pour la même finesse de gravure. Par exemple, en 32nm, vous avez le nœud P1270 dit « High Performance » destiné aux processeurs et le nœud P1271 dédié aux Atom.

Pourtant lorsqu'il s'agit de disponibilité commerciale l'Atom est toujours en retard ! Ainsi les premiers Atom en 32nm sont attendus pour le mois de novembre… soit 22 mois après le premier processeur en P1270.

Pouvez-vous nous expliquer la raison d'un tel délai en terme de fabrication ? Pourquoi le processus de fabrication des SoC est autant à la traîne alors qu'il semblerait intuitivement qu'il soit plus facile à mettre en production qu'un procédé haute performance destiné aux processeurs les plus complexes. Il y a-t-il un challenge particulier avec les process basse consommation ?

Mark Bohr : Ce n'est pas tant un problème de fabrication de processeur et donc de processus de fabrication qui ne serait pas prêt dans les délais qu'un problème de conception de la puce et des circuits associés. Nous accélérons cela sur les deux tableaux qu'il s'agisse du processus de fabrication ou de la conception des circuits. Avec la génération 45nm il y a eu un delta d'un an à peu près, avec la génération 32nm le delta se réduit à six mois en ce qui concerne le procédé de fabrication mais la conception des produits était il est vrai plus en retard que cela.

A l'avenir, pour les générations 22nm et 14nm on espère avoir la technologie des SoC (les System On a Chip, autrement dit les Atom) prête un trimestre après celle des processeurs. Toutefois il se peut que cela prenne plus d'un trimestre en ce qui concerne la conception des produits et leur design. Quoi qu'il en soit notre objectif est de réduire le délai qui sépare la mise en production des processeurs et des produits SoC.

Par ailleurs je ne qualifierai pas notre process high performance dédié aux processeurs de bureau comme plus complexe. Le process dédié aux SoC est une extension de celui destiné aux processeurs. Autrement dit la technologie SoC a plus de fonctionnalités au niveau du process que celle destinée au processeur.

Oui les processeurs de bureau opèrent à une fréquence de fonctionnement supérieure mais cela ne les rend pas nécessairement plus complexe. Les deux ont une certaine complexité qui leur est propre.

Clubic.com : Il se dit que le marché devient de plus en plus mobile. En terme de fabrication, prévoyez-vous que vos deux processus fusionnent en un seul à plus ou moins long terme ? Ou au contraire prévoyez-vous des processus encore plus spécialisés destinés à des besoins spécifiques : serveurs, mobiles, SoC, etc. ?

Mark Bohr : Une façon de répondre à votre question est que le processus SoC n'est pas juste un seul et unique processus. C'est vraiment un ensemble de fonctionnalités : différents stacks d'interconnexion, transistors différents, haute performance ou transistors à basse consommation et faible courant de fuite, etc. Même en ce qui concerne la technologie SoC il n'y a pas une seule version mais plutôt une gamme de possibilités. Et je pense que la distinction entre les procédés de fabrication SoC et CPU va à terme s'effacer. A l'avenir ce sera juste un continuum de processus avec des fonctionnalités que le produit pourra choisir (faible consommation, haute performance, etc).



Clubic.com : Récemment Intel levait le voile sur la technologie Tri-gate, une avancée dans le processus de fabrication consistant en une toute nouvelle structure des transistors (voir Intel change la structure de ses transistors : en avant le tri-gate). Pouvez-vous nous dire depuis combien de temps cette technologie est en cours de développement ?

Mark Bohr : L'idée de transistors tri-gate circule depuis quelques années déjà, plus d'une vingtaine d'années même. Chez Intel, le Component Research Groupe situé en Oregon a démarré les recherches et les investigations sur les éléments tri-gate aux alentours des années 2001. Le premier papier de recherche sur la technologie tri-gate a été publié en 2002. C'est vraiment là que les choses sérieuses ont commencé chez Intel.



Clubic.com : Quelles étaient les autres options envisageables en dehors du tri-gate ?

Mark Bohr : Notre groupe de recherche dispose toujours de plusieurs options qu'ils explorent pour tout ce qui concerne les processus. Certaines options ne dépassent pas le stade du croquis, parce qu'elles ne proposent pas les bénéfices attendus. D'autres options prennent plus de temps à implémenter de fait elles ne sont pas disponibles pour une génération donnée mais voient le jour pour la génération suivante. Tri-gate était l'une des options que nous avons commencé à explorer dès 2001. Elle s'est avérée réalisable pour le 22nm et il s'agissait même d'une des meilleures options à notre disposition.

Clubic.com : Comment se profile la montée en puissance sur le processus en 22nm comparativement au 32nm ?

Mark Bohr : Je pense que cela sera vraiment similaire. Ivy Bridge, notre produit leader, est déjà fonctionnel. Nous sommes en train de l'échantillonner. Nous devrions démarrer la production de ce processeur dès le quatrième trimestre. Quant à la disponibilité générale auprès du grand public elle est attendue pour le premier semestre 2012.

Clubic.com : L'un des particularismes du tri-gate est la possibilité, du fait de la géométrie, d'avoir des transistors composés de multiples couples source/drains et d'une seule porte. Pouvez-vous nous indiquer la fréquence d'utilisation d'une telle structure et les cas dans lesquels vous en avez besoin ?

Mark Bohr : Je pense que le plus souvent, les transistors logiques utilisent de multiples couples source/drains pour offrir des hautes performances. Mais en ce qui concerne les cellules mémoire, les cellules de SRAM, elles sont composées de transistors avec un seul couple source/drain.

Clubic.com : Notre compréhension est que vous pouvez ainsi préférer la densité aux performances. La supposition est-elle correcte ?

Mark Bohr : C'est toujours le cas dans tout type de transistors, y compris les transistors planaires. Vous pouvez avoir un canal étroit (NDLR : le canal étant la partie située sous la porte des transistors) pour des transistors denses mais aux faibles performances ou vous pouvez avoir un canal large pour des transistors haute performance et au courant élevé. Même sur un dispositif planaire vous faites un choix entre la densité et les performances. C'est très similaire dans le cas de tri-gate, la seule différence est que vous le faites en morceaux plus discrets : un, deux, trois couples source/drain.

Clubic.com : Vous avez indiqué précédemment qu'avec le 22nm vous proposerez un changement d'état 37% plus rapide à une tension d'alimentation faible, ou l'abaissement de la tension d'activation de 0,2v. Doit on s'attendre à cet abaissement de la tension sur le process dédié au SoC alors que le changement d'état accéléré ne sera destiné qu'aux seuls processeurs ?

Mark Bohr : C'est une question spécifique au produit. Et même sur un produit donné comme un SoC il peut y avoir certains blocs qui utilisent la version haute performance tri-gate alors que d'autres blocs utilisent la version à faible courant de fuite quand d'autres blocs sont optimisés pour une tension d'activation plus faible. Donc pour un produit donné vous pouvez utiliser les trois versions du transistor tri-gate !



Clubic.com : Pouvez-vous nous donner des informations sur le processus de gravure en 14nm ?

Mark Bohr : Nous allons continuer à utiliser les transistors tri-gate. Au sujet de la lithographie, nous n'utiliserons pas la lithographie EUV pour le 14nm. Nous aurions aimé mais nous ne serons pas prêts. Mais nous allons utilisé des métodes amusantes pour étendre l'utilisation du procédé d'immersion 193nm sur les outils de lithographie dédiés au 14nm.

Clubic.com : Où en sommes nous de la mise en production du 14nm ?

Mark Bohr : Actuellement, le 14nm est en bonne voie pour voir le jour deux ans après le 22nm. Cela nous fait deux ans à partir de 2011. Je pense que vous entendrez parler de nous pour la mise en production des premiers circuits en 14nm d'ici deux ans.

Clubic.com : Et après 14 nm ?

Mark Bohr : Après le 14nm, c'est le 10nm ! Actuellement j'explore les options pour le processus de fabrication en 10nm.

Clubic.com : Parmi les technologies que vous explorez les nanotubes de carbone font-ils parti de vos recherches ?

Mark Bohr : Les nanotubes de carbone ont toujours quelque intérêt pour nous et d'autres compagnies mais sur le plus long terme. Certainement pas pour la génération 10nm. Les nanotubes de carbones étaient l'une des options précédemment pressenties mais maintenant nous nous intéressons à une autre forme de carbone monoplan, le graphène. Qu'il s'agisse du graphène ou des nanotubes de carbone, nous sommes toujours à plusieurs années de leur utilisation concrète.

Clubic.com : Il y a-t-il d'autres technologies que vous pourriez utiliser à l'avenir dans votre quête de la miniaturisation ?

Mark Bohr : Notre groupe de recherche explore diverses pistes. Certaines comme le tri-gate ou le high-k metalgate fonctionnent… D'autres prennent plus de temps ou ne se montrent jamais efficaces.

Parmi les papiers publiés ces dernières années par notre groupe de recherche, je retiens celui sur les matériaux III-V. La plus grande mobilité de ces transistors pourraient conduire à des transistors consommant moins. Cela peut être ou non l'une des options que nous utiliserons à l'avenir.