Gravure : TSMC passe au 40 nanomètres

...]TSMC, Taiwan Semiconductor Manufacturing Company, l'un des principaux fabricants de semiconducteurs au monde, vient d'annoncer qu'il serait en mesure de produire dès le deuxième trimestre 2008 des puces gravées en 40 nanomètres, de façon à produire des composants plus rentables, et moins gourmands en énergie.

Contrairement à une entreprise comme Intel, qui produit pour son propre compte, TSMC dédie ses usines à la fabrication de puces commandées par différents acteurs de l'univers informatique tels qu'AMD, Sun ou Texas Instruments. TSMC indique que le 40 nanomètres ne sera qu'une étape intermédiaire avant le début de la production de puces gravées en 32 nanomètres.

Les processus de fabrication seront déclinés en deux variantes. La première, dite 40LP (pour 40 nm Low Power) vise à concevoir des puces à basse consommation électrique, destinée par exemple aux téléphones portables et autres appareils mobiles. La seconde est quant à elle désignée par l'appellation 40GP, soit 40 nm General Purpose, et servira à la conception de puces avec lesquelles les performances sont un critère plus important que la consommation énergétique : contrôleurs réseau, processeurs graphiques, etc.

TSMC indique que le 40 nm permet d'augmenter d'un facteur 2,35 la densité des puces lorsqu'on le compare aux procédés de fabrication en 65 nanomètres. Une densité supérieure équivaut à un nombre plus importants de transistors dans un volume donné et, donc, à une augmentation théorique des performances. Du 45 au 40 nm, TMCS enregistrerait en outre une consommation électrique en baisse moyenne de 15%. Le 32 nm, déjà en cours de développement chez Intel pour la SRAM, devrait ensuite faire son apparition dans les années à venir.

c'est deja de la nano technologie : 40 nanomètre ;-)

Bientôt surtout, on atteindra les limites physiques ! D'ailleurs, on le constate facilement :

350nm > 250nm > 180nm > 130nm > 90nm > 65nm > (55nm) 45nm (40nm) > 32nm ...

Ca m'a tout l'air de ressembler à une décroissance exponentielle, ça ! ^^
Edité le 25/03/2008 à 19:29

Altera a écrit:
Bientôt surtout, on atteindra les limites physiques ! D'ailleurs, on le constate facilement :

350nm > 250nm > 180nm > 130nm > 90nm > 65nm > (55nm) 45nm (40nm) > 32nm ...

Ca m'a tout l'air de ressembler à une décroissance exponentielle, ça ! ^^

Non, au contraire c'est une décroissance géométrique d'un rapport (racine de deux) de façon á ce que la surface de processeur soit diminuée par 2 à chaque nouvelle étape.

40 nm ... cay p'tit !

Quand arrivera t'on au 0 nm?

enfin ça ne leur empêchera pas de devoir trouver des solutions pour la dissipation thermique, c'est le défi majeur à relever, car on arrive à faire des circuits gravés finement mais bien souvent ils fondent avant d'avoir pu fonctionnés :s

En attendant, a part les pentium D, et les "grosses" cartes graphiques( 2900 xt), il n'y a pas de four dans les ordinnateurs. Par ailleur en comparant les architectures succécives du Core 2 d'Intel, on voit que les progrès sont toujours possibles. Surtout si on se réfèrt a l'efffet Joule

Passer de 45nm à 32nm équivaut bien à diviser la surface par deux.
c' est tout bénéf pour les fondeurs: plus de puces sur le même wafer.
En ce qui concerne la consommation c' est surtout par l' amelioration de la structure electronique des transistors à effet de champ que l' on progresse.
Ces MOSFET sont une p....n de belle invention, et intel prends de l' avance avec ses penryn...

Quand arrivera t'on au 0 nm?

Et bien ... jamais ! Ba oui, si t'as 0 nm ça veut dire que tu as 0 m donc quelque chose qui n'a pas de taille. C'est donc encore impensable.

Par contre, une puce gravée en plus petit qu'1 nm, ça c'est peut-etre envisageable pour les années à venir. On changera l'unité et on passera au 1000 picometres (pm) puis femtometres (fm).
Edité le 25/03/2008 à 19:21

C'est vraiment bizarre cette loi de Moore en tout cas... J'aimerais bien savoir comment on fait pour réduire aussi progressivement et pas tout d'un coup ou plus rien du tout d'un seul coup...

Bientôt en éprouvette nous irons directement chercher nos atomes qui part trois formeront un transistor...

J'ai lu il y a quelque temps que les techniques actuelles de conception des puces visant à superposer les couches avait pour limite la taille du diélectrique placé entre ces couches. Du fait de la réduction successive de la finesse de gravure la taille de ce diélectrique à également diminué pour atteindre aujourd'hui les limites de l'isolation électrique. Le problème ce pose également au sein de la structure du transistor qui pour les mêmes raisons vera sa taille se stabiliser dans les années à venir.

Tiens ! J'avais la flemme de voir la loi qui se cachait dessous ... Et oué, c'est "marrant" ça, ce rapport de 1 sur racine de 2. Donc si je comprends bien la prochaine étape après le 32nm, c'est du 23nm ? Mais oué, ça parait logique, vu qu'il arrive à quasi doubler le nombre de transistors, d'après la loi de Moore.

Merci bien pour l'info ! :)

sypher33160 a écrit:
Bientôt en éprouvette nous irons directement chercher nos atomes qui part trois formeront un transistor...

ca va pas tarder :oui: .. .si ca n'a pas encore commencé en labo :nexath

ca ce fait avec des nanotubes ( mais pas avec 3 ) : www.ipt.arc.nasa.gov... :pt1cable:
Edité le 25/03/2008 à 19:37

@sebcbien : ??????????????????????

AMD serait un roi s'il faisait produire ses Phenom haut de gamme chez TSMC en 40 nm :p

arkaz: ca ne vient pas tout d'un coup car les développements se font de manière progressive pour les process de fabrication.

C'est tout un ecosystème qui existe autour de ce qui s'appelle la microlithographie: il y a des gens de la chimie (pour les résines), de la physique (pour un peu tout!), de l'optique (pour la partie lithographie a proprement parler), de la mécanique (pour les systèmes de gestion des wafers dans les machines), de l'info (ben oui, y'a besoin de softs aussi), j'en passe et des meilleurs.

Chacun progresse de son côté, mais dépend aussi des améliorations des autres parties pour pouvoir avancer. En tout cas, pour ce qui est de la finesse de gravure, on a pas vraiment de solution pour l'instant après le 11 nm (45 -> 32 -> 22 -> 16 -> 11 si ma mémoire est bonne). On devrait passer à l'EUV pour la partie optique vers les 16 nm (22nm pour les plus optimistes comme Intel). Enfin, ça c'est si l'EUV n'est pas abandonné pour raisons de coût....