AMD introduit le jeu d'instructions SSE5

> Il est hautement improbable qu'Intel reconnaisse ce nouveau jeu d'instruction et les intègre à ses prochaines générations de processeurs,

Moi ça me parait une évolution logique, ça fait longtemps que ça aurait du être fait.

> cette appellation n'a donc pour seul beut que de semer le trouble dans l'esprit des consommateurs.

Si tu crois que le consommateur est au courant du jeu d'instructions du processeur...déjà que la majorité des programmeurs s'en foutent.

Dark-Neo-Genesis a écrit:
l'entrée de gamme ne nous conserne pas directement car on le retrouve dans les pc de grandes surfaces je doute qu'un utilisateur de pc de grande surface soit réelement attiré par un site tel que clubic ... si nous parlons dans le vide alors c'est un forum a retirer hors je ne pense aps cela ... amd a été le rpemier a critiquer le cache et la frequence des processeurs intel aujourd'hui intel leurs retourne la veste ... quelles temperatures et quelles frequences les derniers proco haut de gamme amd ? ...

L'entree de gamme tu le retrouves sur la pluspart des machines de bureau. Les news clubic ne ce limitent pas au haut de gamme, ni, par exemple, les configurations de references. Je n ai pas dit que le forum etait a retire, en revanche ton poste sur les "geek of amd", je ne comprend pas tres bien.

AMD a critique intel sur ca communication, frequence plus haute = performance plus elvees, ce qui etait faux. D ailleurs le probleme n est pas la temperature en tant que tel mais l energie dissiper (dans une certaine mesure le rendement). Tu dis AMD n a cas .... effectivement AMD va mettre sur le marche sa nouvelle gamme (qui je l espere sera plus efficace). Le SSE5 n est pas prevu pour le moi de septembre me semble t il.

Concernant les CPU serveur AMD, ce ne sont pas des FX, leur interet est de pouvoir etre mis par 4 voir 8, ce que tu ne peux simplement pas faire avec des xeons.

je dirais juste un truc... c'est une chose de sortir des nouvelles instruction

s'en ai une autre de faire ce qu il faut pour les "vendre" aux dev... comprendre qu'il les utilise

on commence à peine à voir du sse3 car il est arrivé assez tard sur les A64 (venice de souvenir)

alors le "pre sse4" qui est pas pour le moment dans les amd et le sse4 qui arrive... et le sse5 dont on parle

si ils sont l exclusivité d un cpu ils seront peu utilisé

les devs utilise qqchose quand c est bien en place dans toutes la gamme des processeur "x86"

regardé le 3dnow ça n a jamais percé car uniquement sur Amd

le mmx et le sse ça a percé car dispo chez les 2 fondeurs par accord de partage de tech (ça veut pas dire que les mmx et sse des 2 fondeurs sont à perf egal... mais les instruction sont commune... après les unité sse de intel sont ptet plus veloce chez intel ou l inverse... mais les instruction sont là)

c est la meme chose qu'à lepoque de la virgule flottante qui au debut etait sur une puce à part

on a reellement commencé à l utilisé que lorsque intégré dans toute la famille x86

Hahaha sacré Amd !
Ils sont toujours là à balancer des annonces en vrac ...
Ils savent bien nous masturber le cerveau, mais en attendant on a toujours aucun bench du Phénom ...
Donc au lieu de nous faire rêver, ils feraient mieux de montrer du concret mdr ...

Putain ils nous sâoulent avec toutes leurs extensions d'instruction sets.
Ca gave de dispatcher sur 34 routines dans ton code suivant les modèles sachant qu'il faut optimiser ET tester ET maintenir toutes les variantes.
Résultat, en général tu ignores les 2/3 dernières générations pour te concentrer sur les opcodes que tout le monde a.

Tramboi a écrit:
Putain ils nous sâoulent avec toutes leurs extensions d'instruction sets.
Ca gave de dispatcher sur 34 routines dans ton code suivant les modèles sachant qu'il faut optimiser ET tester ET maintenir toutes les variantes.
Résultat, en général tu ignores les 2/3 dernières générations pour te concentrer sur les opcodes que tout le monde a.

[Fanboy ON]
Voilà l'intéret de développer un jeu d'instructions correct du premier coup.

PowerPC powaaaa !!!!!



[] [:skyos]

il faudrait surtout que le SSE sorte sur tous les cpu aussi bien intel qu'AMD, sinon ca n'a aucun interet

En même temps, accessibles via le core "bulldozer" dispo courant 2009 ... ca laisse de la marge. Un an et demi en gros ... de quoi voir l'émergeance de nouveaux concepts.

C'est clair que l'Altivec, c'est bien cool bien propre.
Bravo à Apple qui é dégagé le seul intérêt du Mac :D

Des instructions seulement x86, ils ne vont pas les sortir en version x64 ?

Jvachez a encore frappé... :MDR :MDR :MDR

---

ramboi a écrit:
Putain ils nous sâoulent avec toutes leurs extensions d'instruction sets.
Ca gave de dispatcher sur 34 routines dans ton code suivant les modèles sachant qu'il faut optimiser ET tester ET maintenir toutes les variantes.
Résultat, en général tu ignores les 2/3 dernières générations pour te concentrer sur les opcodes que tout le monde a.

Je suis pas expert codeur, mais c'est pas plutot geré au niveau du compilateur ce type d'instructions ?
Qui plus est, vu que les instructions sont connues, intel ne va il pas en faire une implementation plus ou moins vaguement equivalente sur ses cpu pour assurer un minimum de compatibilitée avec les binaires qui utiliseront le SSE5 (Facon AMD64/EMT-64) ?
Edité le 30/08/2007 à 13:39

Bah certains compilateurs ont des facultés de vectorisation, mais c'est assez limité, on gagne plus en réécrivant son algo pour les utiliser manuellement...

silverspeed60 a écrit:
Alors Intel ! On dit quoi maintenant avec son SSE4 ? lol
Non mais là, AMD prendrait pas les devants avant qu'Intel n'ai eut le temps de finir les siens par hasard ?

C'est pas parce que sa s'appelle SSE5 que ce seras vraiment plus performant que le SSE4 (vu que c'est intel qui optimiser sa et pas amd) car bon amd avec leur 3D now sa pas été une réussite autre fois...

pas la peine de vous emballez c pas encore pour tout de suite intel aura bien le temps de se mettre au niveau !

Tophe974 a écrit:
inaugurer le FMA ?
hum ... tel que c'est décrit dans l'article, ils n'ont fait que renommer ce qui existe déjà : "Multiply & ACcumulate" (ou MAC pour les intimes) existe depuis quelques années dans les DSP ...
Mais - après vérification - je suis étonné qu'une instruction "basique" qui est très utilisée dans le traitement du signal n'ait pas été intégrée avant.

pour ceux que ça intéresse :
www.developpez.net...

Enfin ! :love: :love:
Ça n'existe pas que dans les DSP, ça... Les Itanium n'ont que ça (quand ils font une multiplication, ils font en fait a*b+0, et quand ils font une addition, ils font 1 * a + b), et les Power 5 en ont également (les G5, je ne sais pas).

Contrairement à ce qu'on pourrait croire, c'est beaucoup plus puissant que faire juste en « 1 » cycle deux opérations (ce qui aurait prit « 2 » cycles si on les fait séparément)... De mémoire, certaines opérations peuvent y gagner un facteur 10 ou 20 ! Donc c'est vraiment un bon truc :oui:

shibany69 a écrit:
Alors ça c'est au moins aussi débile que le P-rating...

Il est hautement improbable qu'Intel reconnaisse ce nouveau jeu d'instruction et les intègre à ses prochaines générations de processeurs, cette appellation n'a donc pour seul beut que de semer le trouble dans l'esprit des consommateurs.
Ils auraient du apeller ça SSE12 tant qu'ils y étaient, pour faire croire qu'ils étaient en avance...

Euh c'est dans l'air depuis longtemps, et au contraire, c'est probable qu'Intel l'adopte :riva:


Mais par contre, il y a des gros problèmes...avec ce genre d'opérations, on perd pas mal de propriétés mathématiques de l'addition et de la multiplication (du genre (a * b + c) + d pourra être différent de (a * b + d) + c :pt1cable:)... La norme IEEE-754 (qui gère les formats flottants) devait être révisée cette année et justement ils se disputaient à cause du FMA. Je me demande si ça a été réglé

---

Franck a écrit:
> Il est hautement improbable qu'Intel reconnaisse ce nouveau jeu d'instruction et les intègre à ses prochaines générations de processeurs,

Moi ça me parait une évolution logique, ça fait longtemps que ça aurait du être fait.

Ça fait longtemps que les gens y réfléchissent, et longtemps que ceux qui s'occupent de la norme IEEE-754 ne savent pas comment la normaliser proprement :ane:

ca me fais plaisir de voir des passionnées et autres connaisseurs ... sa fait rever ok je sors

2012 programmes en sse5 multicore etc etc , vis sans fin

Dark-Neo-Genesis a écrit:
ca me fais plaisir de voir des passionnées et autres connaisseurs ... sa fait rever ok je sors

gni ? (je ne comprends pas bien le sens de ta remarque )

gamers321 a écrit:

Des instructions seulement x86, ils ne vont pas les sortir en version x64 ?

Jvachez a encore frappé... :MDR :MDR :MDR

---

ramboi a écrit:
Putain ils nous sâoulent avec toutes leurs extensions d'instruction sets.
Ca gave de dispatcher sur 34 routines dans ton code suivant les modèles sachant qu'il faut optimiser ET tester ET maintenir toutes les variantes.
Résultat, en général tu ignores les 2/3 dernières générations pour te concentrer sur les opcodes que tout le monde a.

Je suis pas expert codeur, mais c'est pas plutot geré au niveau du compilateur ce type d'instructions ?
Qui plus est, vu que les instructions sont connues, intel ne va il pas en faire une implementation plus ou moins vaguement equivalente sur ses cpu pour assurer un minimum de compatibilitée avec les binaires qui utiliseront le SSE5 (Facon AMD64/EMT-64) ?

Ce dépend des compilateurs et librairie utilisée.
Mais par rapport a un codage simple style avec les librairies MSDev de base (et winapi32..etc...), on peu atteindre des rapport de vitesse allant de 1 a 1000. Oui, c'est que qu'on a obtenus dans certain cas! (IE: 10000 cycles CPU contre plus que 10 après optimisation.)
Mais le code doit être écris et structurer en fonction. Ce n?est vraiment pas facile d?optimiser à fond. Ce n?est pas du tous une simple question de compilateurs. Voila pourquoi beaucoup de développeurs n'optimise pas leurs code... c'est dur... et c'est long!

> Voila pourquoi beaucoup de développeurs n'optimise pas leurs code... c'est dur... et c'est long!

Tout dépend comment on optimise et CE qu'on optimise : il n'y a généralement qu'une faible partie du code qui est critique, et puis moi ça m'éclate d'optimiser mes programmes.
D'ailleurs mes clients sont contents quand je leur fait des programmes rapides. :D

d9pouces a écrit:

Dark-Neo-Genesis a écrit:
ca me fais plaisir de voir des passionnées et autres connaisseurs ... sa fait rever ok je sors

gni ? (je ne comprends pas bien le sens de ta remarque )

bah ca parle de compilation ect... j'y connais rien mais sa ma l'air interressent quand on sait de quoi on parle .. voila