Intel en 2008 : six coeurs, Nehalem et Larrabee

Une fois n'est pas coutume, le fondeur Intel a partagé avec la presse, par le biais d'une conférence téléphonique, ses projets pour l'année en cours. Côté informatique haute performance ou HPC, Intel devrait proposer le Tukwila dont nous vous avons déjà parlé. Rappelons qu'il s'agit du premier processeur Itanium, toujours gravé en 65nm, avec 30 Mo de mémoire cache et plus de 2 milliards de transistors. Du côté des serveurs, Intel lancera dans la seconde moitié de 2008, le Dunnington. Ce processeur, gravé en 45nm, se distinguera par son nombre de transistors : 1,9 milliards mais aussi et surtout son nombre de coeurs. Dunnington embarquera en effet sur un design monolithique un total de six coeurs pour 16 Mo de mémoire cache de troisième niveau.



Fidèle à sa cadence baptisée Tick Tock, Intel lancera en fin d'année sa nouvelle architecture de processeurs appelée à prendre la relève des Core 2 Duo. Succédant au Penryn, le Nehalem restera gravé en 45nm mais inaugurera une toute nouvelle architecture qu'Intel présente comme scalable ou adaptable. Adaptable car Intel pourra proposer avec Nehalem des processeurs munis de deux, quatre ou même huit coeurs. Dans sa première version commerciale Nehalem sera lancé sous la forme d'un processeur quadri-coeurs avec une toute nouvelle interface point à point remplaçant à point nommé le vieillissant FSB : il s'agit du QPI ou QuickPath Interconnect. Et Intel de ressusciter sa technologie HyperThreading puisque chaque coeur pourra travailler simultanément sur deux processus ce que le fondeur appelle SMT ou Simultaneous Multi-Threading. Autre changement, chaque coeur du Nehalemen sera pourvu de 256 Ko de mémoire cache de second niveau alors que le processeur intégrera une large quantité de cache de troisième niveau en l'occurrence 8 Mo. Intégrant les instructions SSE 4.2, le Nehalem sera le premier processeur Intel a embarquer un contrôleur mémoire ! Et Intel innove une fois encore puisque le contrôleur en question gérera trois canaux en DDR3 et non deux ! Bien d'autres changements sont également au menu de la micro-architecture Nehalem comme l'indique la diapositive ci-dessous.



Et alors que Nehalem n'est pas encore sorti, Intel évoque déjà l'avenir avec Westmere, un die-shrink de Nehalem en 32nm prévu pour 2009, puis Sandy-Bridge attendu pour 2010 et mettant à profit une nouvelle micro-architecture. Il s'agira cette fois-ci de proposer l'AVX ou Advanced Vector Extension, une extension de l'architecture Intel qui augmente la taille des instructions vectorielles. Aujourd'hui, ce type d'instructions est traité sur 128 bits, demain il le sera sur 256 bits. Cela permettra de traiter un total de huit opérations simple précision ou 4 opérations en virgule flottante contre moitié moins avec les processeurs actuels.

Enfin, Intel a brièvement évoqué Larrabee, son fameux projet initié par le Visual Computing Group et censé prendre place au sein de futures cartes graphiques. A ce sujet, Intel se contente d'évoquer l'architecture de Larrabee, une architecture constituée de multiples coeurs IA utilisant le jeu d'instructions x86. Intel évoque pour ce processeur une nouvelle architecture de mémoire cache ou encore un nouveau jeu d'instructions vectorielles avec une unité d'exécution vectorielle. Sans donner plus de détails, Intel a indiqué qu'il ferait une première démonstration de Larrabee en fin d'année. On retiendra toutefois les propos de Stephen Smith, vice-président d'Intel :

« Larrabee est la meilleure architecture pour implémenter les nouveaux workload graphiques. Larrabee est modulaire jusqu'au Téraflop pour répondre aux besoins en virgule flottante des applications 3D. C'est une nouvelle approche, différente des solutions actuelles. Nous pensons qu'il s'agit d'une révolution. »